Die Quartus® II Software generiert diesen Fehler fälschlicherweise, wenn bei einem Stratix IV GX Transceiver-Design Transceiver-Kanäle und ATX-PLL-Blöcke mit verschiedenen Blöcken verbunden sind.
Der ATX PLL-Block im Stratix® IV GX-Gerät muss mit einem KALIBRIERUNGsblock (QUAD) verbunden sein, um Referenzströme mit Bandabstand zu erhalten. In einigen Gerätepaketen gibt es zwei-Blöcke pro Seite. Jeder ATX Block bietet Steuerungen für bestimmte Transceiver-Blocks und ATX PLL-Blocks.
Dieses Problem wird in einer zukünftigen Version der Quartus II Software behoben.
Um diesen Fehler zu umgehen, verwenden Sie mindestens einen Transceiver-Kanal, der mit dem gleichen QUADR-Block kalibriert ist wie der des ATX PLL.
Betrachten Sie als Beispiel, dass Sie ein EP4SGX530NF45 Gerät verwenden. Dieses Gerät enthält 4 Transceiver-Blocks und zwei ATX PLL-Blocks pro Seite. Das ATX PLL R1 wird mit dem ATX-Block R1 kalibriert, und die Kanäle GXBR0 und GXBR1 werden mit DEM-Block R0 kalibriert. Wenn ATX PLL R1 verwendet wird, um Taktfrequenzen für Senderkanäle bereitzustellen, die GXBR0 oder GXBR1 zugewiesen sind, generiert die Quartus II Software den Fehler. Um den Kompilierungsfehler zu umgehen, weisen Sie einen Kanal im Transceiver-Block GXBR2 oder GXBR3 zu (diese beiden Transceiver-Blocks werden durch DEN LVS-Block R1 gesteuert). Sie können eine zusätzliche Transceiver-Instanz erstellen oder eine bestehende Instanz zuweisen, um diese Transceiver-Blocks zu verwenden.
