Kritisches Problem
Beschreibung
Verbinden eines einzelnen SimuLink-Inport-Blocks mit mehreren ChannelIn Ports können zu VHDL-Fehlern bei der Synthese führen. Dieses Problem betrifft primitive Subsysteme, in denen ein Simulink-Inport-Block in mehrere ChannelIn einspeist PortsWenn Sie zur Synthese in der Quartus II Software kompilieren, Sie erhalten den folgenden Fehler, da der gleiche Port-Name angezeigt wird mehrfach in der Port-Liste:
Error (10465): VHDL error at one_inport_to_many_channelin_ports_Chip.vhd(40):
name "d0" cannot be used because it is already used for a previously
declared item
Lösung
Fügen Sie für jede ChannelIn Eingabe einen Simulink-Block Inport hinzu
in Ihrem Subsystem die gewünschten Signale an jene Ports außerhalb senden
das Subsystem. Dieses Problem wird in einer zukünftigen Version der
Erweiterte Blockset für DSP Builder.