Kritisches Problem
Beschreibung
Dieses Problem betrifft DDR2-, DDR3- und LPDDR2-Produkte.
DDR2-, DDR3- und LPDDR2-Schnittstellen mit der HPS-Speicherschnittstelle
bei Arria V- oder Cyclone V-Geräten langfristige CK Schwankungen erzeugen
(auf der HPS-Seite, nicht auf der FPGA Seite), die die JEDEC übersteigt, und
Anbieterspezifikation (tERR(Nper) für Standardanbieter
Werte von N).
Lösung
Altera überprüft hat, dass die Einhaltung dieser Spezifikationen nicht erforderlich ist,
vorausgesetzt, dass kurzfristig Schwankungen (tJITcc und tJITper)
Anforderungen erfüllt sind. In den beschriebenen tJITcc Konfigurationen sind tJITper
innerhalb der JEDEC-Spezifikationen.
Dieses Problem wird nicht behoben.