Artikel-ID: 000085464 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 25.11.2013

Langfristiger CK-Jitter übertrifft die Spezifikationen der HPS-Speicherschnittstelle in Arria V- und Cyclone V-Geräten

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Dieses Problem betrifft DDR2-, DDR3- und LPDDR2-Produkte.

    DDR2-, DDR3- und LPDDR2-Schnittstellen mit der HPS-Speicherschnittstelle bei Arria V- oder Cyclone V-Geräten langfristige CK Schwankungen erzeugen (auf der HPS-Seite, nicht auf der FPGA Seite), die die JEDEC übersteigt, und Anbieterspezifikation (tERR(Nper) für Standardanbieter Werte von N).

    Lösung

    Altera überprüft hat, dass die Einhaltung dieser Spezifikationen nicht erforderlich ist, vorausgesetzt, dass kurzfristig Schwankungen (tJITcc und tJITper) Anforderungen erfüllt sind. In den beschriebenen tJITcc Konfigurationen sind tJITper innerhalb der JEDEC-Spezifikationen.

    Dieses Problem wird nicht behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Arria® V FPGAs und SoC FPGAs
    Cyclone® V FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.