Artikel-ID: 000085463 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 27.08.2013

Warnung: Taktdauer für PLL-Ausgabetakt angegeben <pll clock="" output=""> muss größer oder gleich sein <clock period=""> für Ausgabe-I/O <pll clock="" output="">.</pll></clock></pll>

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Möglicherweise erhalten Sie diese Warnmeldung, wenn Ihr Design ein erweitertes Taktschema verwendet, das der klassische Timing-Analyzer nicht unterstützt. Die Warnmeldung kann beispielsweise auftreten, wenn Sie Ihr Design mit der Triple-Speed-Ethernet-Megafunktion implementieren und während der Kompilierung den Classic Timing Analyzer verwenden.

Um diese Warnmeldung zu vermeiden, verwenden Sie den TimeQuest Timing Analyzer im Timing-Analyseprozess.  Der Classic Timing Analyzer wurde zuletzt in der Quartus® II Software Version 10.0 unterstützt.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Cyclone® III FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.