Beim Erneuten Kompilieren des mit AN465 gelieferten PCI Express-Referenzdesigns® tritt der folgende Fehler auf:
Fehler: pcie_sv_hip_de_hip_status_0: falsche Anzahl args: sollte "proc_quartus_synth Name" sein
während der Ausführung
"proc_quartus_synth"
(Verfahren "proc_sim_verilog" Zeile 2)
von innen aufgerufen
"proc_sim_verilog altpcie_sv_hip_ast_hip_status_bridge"?
Dieser Fehler bezieht sich auf die Logik der Ableitungsanwendungsschicht, die LEDs auf der Platine antreibt. Dies ist bei der Erstellung eines vollständigen PCIe-Designs nicht erforderlich. Sie können das Qsys-Element entfernen und haben keinen Funktionalitätsverlust.