Artikel-ID: 000085443 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 06.05.2014

Fehler: pcie_sv_hip_de_hip_status_0: falsche Anzahl args: sollte "proc_quartus_synth Name" sein

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Beim Erneuten Kompilieren des mit AN465 gelieferten PCI Express-Referenzdesigns® tritt der folgende Fehler auf:

Fehler: pcie_sv_hip_de_hip_status_0: falsche Anzahl args: sollte "proc_quartus_synth Name" sein
während der Ausführung
"proc_quartus_synth"
(Verfahren "proc_sim_verilog" Zeile 2)
von innen aufgerufen
"proc_sim_verilog altpcie_sv_hip_ast_hip_status_bridge"?

Dieser Fehler bezieht sich auf die Logik der Ableitungsanwendungsschicht, die LEDs auf der Platine antreibt. Dies ist bei der Erstellung eines vollständigen PCIe-Designs nicht erforderlich. Sie können das Qsys-Element entfernen und haben keinen Funktionalitätsverlust.

Lösung Entfernen Sie pcie_sv_hip_de_hip_status_0 der Qsys-Komponente.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 13 Produkte

เอฟพีจีเอ Stratix® V GX
Cyclone® V ST SoC-FPGA
Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Cyclone® V GX
Cyclone® V SE SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
Arria® V SX SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GZ
เอฟพีจีเอ Arria® V GT

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.