Dieser Fehler kann zusammen mit dem folgenden Fehler angezeigt werden, wenn ein auf DDR3 SDRAM UniPHY basierender Controller kompiliert wird, der für Stratix® V-Gerät in Quartus® II Softwareversion 11.0 oder früher in Quartus II Softwareversion 11.0SP1 generiert wurde.
Fehler: Die stratixv_clkena Atom"-Hierarchie| {instance_name}_p0_memphy_top:memphy_top_inst|pll_write_clk~CLKENA0" ist ein illegales Ziel.
Dieser Fehler tritt aufgrund der folgenden globalen Signalzuweisung in der QSF-Datei für pll_write_clk signal auf.
set_instance_assignment -name GLOBAL_SIGNAL "GLOBAL CLOCK" zu "Hierarchy| {instance_name}|pll_write_clk"
Diese Zuweisung wird von der Version der IP vor 11.0SP1 vorgenommen und ist in der QSF vorhanden, wenn Sie zu Quartus II Version 11.0SP1 wechseln, wodurch diese Uhr auf den PHY-Taktbaum anstelle des globalen Taktbaums setzt, der in der zuvor verwendeten Version verwendet wurde.
Um dieses Problem zu beheben, kommentieren Sie alle globalen Signalzuweisungen zur pll_write_clk Signal in Ihrer QSF-Datei oder führen Sie die Datei {instance_name}_pin_assignments.tcl in der Quartus II Softwareversion 11.0SP1 aus, nachdem der Kern neu generiert wurde.