Artikel-ID: 000085418 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.07.2013

DDR2-Schnittstellen auf Cyclone V SoC-Geräten können Leseaufzeichnungs-Timing ausfallen

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Dieses Problem betrifft DDR2-Produkte.

    DDR2-Schnittstellen auf Cyclone V SoC-Geräten können Leseaufzeichnung ausfallen Timing im Bericht DDR.

    Lösung

    Die Problemumgehung für dieses Problem besteht darin, eine schnellere Geschwindigkeit zu wählen DDR2-Gerät.

    Dieses Problem wird in einer zukünftigen Version behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Cyclone® V FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.