Warnmeldung beim Vorantreiben der Benutzerlogik mit benutzerdefiniertem PLL in der Hard Memory Interface

Dieses Problem betrifft DDR2- und DDR3-Produkte.

Externe Speicherschnittstellen, die auf Arria V oder Cyclone V ausgerichtet sind Geräte und der Einsatz des harten Speichercontrollers generieren Warnungen Nachrichten, wenn Sie die Benutzerlogik mit einer anderen PLL als der AFI-Taktfrequenz steuern.

Die folgenden Warnmeldungen werden angezeigt (wo SingleInterface_mem_if_ddr3_emif_0. ist ein vom Benutzer angegebener Name):

Critical Warning: SingleInterface_mem_if_ddr3_emif_0_p0_pin_map.tcl: Failed to find PLL clock for pins Warning: SingleInterface_mem_if_ddr3_emif_0_p0_pin_map.tcl: Could not find all DRIVER CORE CK pins

Die Problemumgehung für dieses Problem lautet:

1. Öffnen Sie das Pin-Mapping-Skript in einem Texteditor.
2. Suchen Sie im Pin-Mapping-Skript die folgenden Zeilen:

Ersetzen Sie die oben stehenden Zeilen durch Folgendes:

if {[string compare -nocase (driver_core_ck_pins) ""] != 0 && [get_collection_size [get_registers -nowarn (driver_core_ck_pins)]] > 0} {

• Ändern Sie in der SDC-Datei die Folgendes pll_driver_core_clock : die Taktfrequenz, die die Benutzerlogik steuert.

Dieses Problem wird in einer zukünftigen Version behoben.