Artikel-ID: 000085367 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.01.2015

Welche Richtlinien für die Pin-Zuweisung sollte ich für QDR II SRAM mit Leselatenz von 1,5 verwenden?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Verwenden Sie für QDR II SRAM mit 1,5 Leselatenz die gleiche Pin-Zuweisungsrichtlinie für QDR II SRAM mit 2,5 Latenz. Die Richtlinien für die Pin-Zuweisung für das QDSTACK-SRAM-Gerät mit 2,5-Zyklus-Latenz sind in Tabelle 2-9 im Handbuch für externe Speicherschnittstellen im Kapitel Geräte- und Pin-Planung (PDF) aufgeführt.

Verbinden Sie die Komplement-Clock-Pin (CQn) mit der CQn-Pin (nicht mit der DQSn-Pin) und die CQ-Pin mit der DQS-Pin auf dem Gerät.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

เอฟพีจีเอ Stratix® IV GX

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.