Beschreibung
Die Zuordnung zwischen den Eingabe-Taktstiften, PLL-Zähler-Ausgängen und Taktsteuerungsblock-Eingängen sieht für Stratix® III- und Stratix IV-Geräte wie folgt aus:
-
von "",[0] und "1]" kann von einer der vier dedizierten Taktstifte auf der gleichen Seite des Geräts versorgt werden
-
[2]— kann von den PLL-Zählern C0 und C2 von den beiden Center-PLLs auf der gleichen Seite des Geräts gespeist werden
-
[3]— kann von den PLL-Zählern C1 und C3 von den beiden Mittleren PLLs auf der gleichen Seite des Geräts gespeist werden
Zur dynamischen Auswahl dieser Taktquellen können Sie die AltCLKCTRL-Megafunktion in Ihrem Design verwenden.
Die Eck-PLLs (L1, L4, R1 und R4) und die entsprechenden Takteingabestifte (PLL_L1_CLK usw.) unterstützen die dynamische Auswahl für das GCLK-Netzwerk nicht.
Die Taktquellenauswahl für die GCLK- und RCLK-Netzwerke von den Eck-PLLs (L1, L4, R1 und R4) und die entsprechenden Takteingabestifte (PLL_L1_CLK usw.) werden statisch mit Konfigurationsbiteinstellungen in der von der Quartus® II Software generierten Konfigurationsdatei (.sof oder .pof) gesteuert.