Artikel-ID: 000085355 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 02.09.2015

Warum schlägt meine Hard IP für PCI Express fehl, wenn ich eine BAR-Adressgröße von weniger als 4 Bits habe?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems mit der Quartus® II Software können Sie ungültige BAR-Größen generieren, die kleiner als die in der PCI Local Bus Specification angegebenen 16 Byte sind. Der Platform Designer zeigt keine Warnmeldungen an. Das Design funktioniert nicht, da die untersäten BARs nicht aufzählt werden.

Lösung

Um dieses Problem zu umgehen, stellen Sie sicher, dass die verbundenen Componets im Platform Designer eine BAR-Größe zwischen 16 Byte und 2 GB (mind. 4 Adressbits) ergeben.

Dies ist nicht geplant, in einer zukünftigen Quartus II Softwareversion behoben zu werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 16 Produkte

Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Intel® Arria® 10 GT SoC-FPGA
Cyclone® V SE SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Intel® Arria® 10 GT
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Intel® Arria® 10 GX

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.