Wenn die read_dummyclk-Eingabe des ASMI Parallel Intel® FPGA IP bestätigt wird, führt die IP einen Lesevorgang des nichtflüchtigen Kontrollregisters des EPCQ-Konfigurationsgeräts durch, um die Anzahl der Dummy-Zyklen zu bestimmen, die für einen schnellen Lesevorgang erforderlich sind.
Aufgrund eines Problems mit der IP werden die Ausgänge der FPGA während des Lesestatus-Vorgangs zu dem Zeitpunkt, zu dem das EPCQ-Gerät die Daten zurücksende, nicht tri-angegeben. Dies führt zu einem Konflikt auf die DATA[3..0]-Signale. Dieser Konflikt kann dazu führen, dass der falsche Wert zurückgegeben wird.
Verwenden Sie die im ASMI Parallel Intel® FPGA IP verfügbaren DUAL- oder QUAD-I/O-Optionen nicht.
Dieses Problem wurde ab Version 14.0 der Quartus® II Software behoben.