Es besteht ein Problem mit den AFI-basierten DDR- und DDR2 SDRAM High-Performance Controller I (HPC I), die dazu führt, dass die DQS- und DQSn-Signale nach einem Schreib-Burst einen zusätzlichen Puls generieren, wie in Abbildung 1 unten gezeigt.
Dieses Problem betrifft Designs, die das halbrate DDR- und DDR2 SDRAM HPC I verwenden, das auf Stratix® IV, Stratix III und Arria® II GX-Geräte ausgerichtet ist. AFI-basierte DDR- und DDR2-SDRAM-HPC im Vollratenmodus sind nicht betroffen.
Dieses Problem verursacht kein funktionelles Problem für Ihr System, wenn Sie den DM-Stift verwenden. Da der zusätzliche Puls nach einem Schreib-Burst generiert wird, führt der zusätzliche Puls nicht dazu, dass falsche Daten in den SDRAM geschrieben werden, da der Controller den DM-Pin nach dem Schreib-Burst hoch geltend macht.
Das DDR- und DDR2-SDRAM-HPC-II-System ist von diesem Problem nicht betroffen.