Artikel-ID: 000085319 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.01.2015

Haben Arria V-Geräte ähnliche I/O-Platzierungsbeschränkungen mit HSTL- und SSTL-Pins im Vergleich zu Arrix II GX-Geräten?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Nein, Arria® V-Geräte haben keine ähnlichen I/O-Platzierungsbeschränkungen mit HSTL- und SSTL-Pins im Vergleich zu Arrix II GX-Geräten.

Sie können alle verfügbaren HSTL- und SSTL-Ausgabe-/bidirektionalen Pins in einer Arria V Geräte-I/O-Bank verwenden.

Die I/O-Platzierungsbeschränkungen für Arria II GX-Geräte finden Sie in den Arria II Gerätefamilien-Pin-Verbindungsrichtlinien (PDF).

Zugehörige Produkte

Dieser Artikel bezieht sich auf 8 Produkte

เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Stratix® V E
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Stratix® V GX
Arria® V SX SoC-FPGA
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V GT

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.