Aufgrund eines Problems in der Quartus® II Softwareversion 12.1 und neuer können Sie diesen Fehler bei Arria® V-Geräten sehen, wenn Sie die ALTLVDS_RX Mega-Funktion im externen PLL-Modus verwenden.
Fehler: SERDES DPA Block node 'lvds_rx:lvds_rx_inst0|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx:auto_generated|lvds_rx_dpa3' ist nicht korrekt am "RXFCLK"-Port angeschlossen. Sie muss mit einem der unten aufgeführten gültigen Ports verbunden sein. Info: Kann an den LVDSCLK-Port von arriav_pll_lvds_output ARRIAV_PLL_LVDS_OUTPUT SYG-Info angeschlossen werden: Kann an den OUTCLK-Port von generic_pll RENTABILITÄTSIWYG angeschlossen werden
Um dieses Problem zu beheben, muss ein LVDS-Puffer zwischen dem externen PLL und der AltLVDS-Instanz auf dem rx_inclock und den rx_enable Ports eingefügt werden.
In der entsprechenden Lösung unten erfahren Sie, wie Sie einen mittleren LVDS-Puffer zwischen der externen PLL und AltLVDS-IP hinzufügen.