Artikel-ID: 000085296 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.10.2013

Warum sehe ich falsche Ausgabetaktfrequenzen, wenn die Altera_PLL-Megafunktion simuliert wird?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung Aufgrund eines Fehlers in den Simulationsmodellen in der Quartus® II Software bis Version 12.0 können die Simulationsergebnisse falsche Ausgabefrequenzen anzeigen, wenn in der Altera_PLL-Megafunktion mehrere Ausgabetakte aktiviert sind.  Dies wirkt sich nur auf die Berechnung der Ausgabe-Taktfrequenz in der Simulation aus, Hardware ist davon nicht betroffen.
    Lösung Dieses Problem wurde in der Quartus II Softwareversion 12.0sp1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 10 Produkte

    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V E
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Cyclone® V E

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.