SoC-Designs mit HPS-Speicherschnittstelle und FPGA Memory-Controller auf Cyclone V-Geräten kann auf Fehler stoßen

Dieses Problem betrifft DDR2-, DDR3- und LPDDR2-Produkte.

Ein Design, das auf ein Cyclone V-Gerät ausgerichtet ist, mit sowohl einem HPS-Speicher Schnittstelle und ein FPGA Hard- oder Soft-Memory-Controller, kann auftreten ein Fehler aufgrund einer Einschränkung im pin_assignments.tcl Skript. Wenn das HPS-Skript pin_assignments.tcl vor der pin_assignments.tclFPGA die I/O-Zuweisung für die RZQ Pin auf dem HPS kann vom FPGA Skript überschrieben werden, was zu einem Ähnliche Fehlermeldung wie folgt:

Error (175001): Could not place pin Info (175028): The pin name: _hps_oct_rzqin Error (184016): There were not enough single-ended input pin locations available (5 locations affected)

Die Problemumgehung bei diesem Problem besteht darin, die I/O-Adresse manuell zu ändern. Standardzuweisung für den HPS-Stift RZQ nach SSTL-15 CLASS I Ausführung des pin_assignments.tcl for beide Schnittstellen.

Dieses Problem wird in einer zukünftigen Version behoben.