Die Slew-Raten eines Signalausgangs variieren je nach Lastbedingungen erheblich. Die IBIS-Modelle (Input/Output Buffer Information Specification) von Altera bieten die notwendigen Informationen, um zu ermitteln, wie die Übertragungsleitungsauswirkungen des Mainboards eine Verlangsamung der Slew-Rate erfordern.
Tabelle 1 zeigt die Slew-Raten, die sowohl für ansteigende als auch fallende Kanten unter den folgenden Bedingungen gemessen wurden:
- Von 10 bis 90 % der Ausgangsspannung
- Unter einer nicht beendeten 35-pF-Last
- Raumtemperatur
- Verz. VCC
| Tabelle 1. MAX 7000AE und 3000A Slew-Raten | ||
| VCCIO (V) | Normale Slew-Rate (V/ns) | Langsame Slew-Rate (V/ns) |
|---|---|---|
| 3.3 | 1.3 | 1.2 |
| 2.5 | 1 | 0.9 |
Hinweis: Die Auswirkungen der Slew-Rate-Steuerung werden drastischer, wenn mehr Ausgänge gewechselt werden. Als solches hat die Slew-Rate-Steuerung einen erheblichen Einfluss auf die Reduzierung der Bodenprall- und VCC-Auswirkungen von angrenzenden Schaltsignalen.
Die Logiksyntheseoption "Langsame Slew-Rate" kann in der MAX PLUS® II Software mit den folgenden Schritten global ein- und ausgeschaltet werden:
- Wählen Sie Globale Projektlogiksynthese (Menü zuweisen).
- Wählen Sie "Define Synthesis Style" (Globale Projektlogik-Synthesebox).
- Schalten Sie die langsame Slew-Rate ein oder aus.
- Wählen Sie zweimal OK .