Artikel-ID: 000085273 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum bleibt das Signal "fixedclk_locked" niedrig, wenn der Parameter "Enable Configuration via the PCIe link" (Konfiguration über den PCIe-Link aktivieren) im MegaWikettd-Fenster von PCIe aktiviert ist?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die "Konfiguration über den PCIe"® Link (CvP)" Funktion ist in Quartus nicht verfügbar® II Version 11.1 noch.  Wenn Sie die Option in PCIe MegaWi saharai aktivieren™ Fenster für Stratix® V werden unvollständige RTLs generiert und es verursacht, dass das "fixedclk_locked"-Signal niedrig gebunden wird.

    Um dieses Problem zu vermeiden, müssen Sie den Parameter "Enable Configuration via the PCIe Link" (Konfiguration über den PCIe Link aktivieren) im PCIe MegaWikoppeld-Fenster deaktivieren. Dieses Problem wird in der zukünftigen Version behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Stratix® V FPGAs
    เอฟพีจีเอ Stratix® V GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.