Um synchrone Hochgeschwindigkeits-Source-Schnittstellen in Arria® 10 zu implementieren, verwenden Sie die PHYLite IP.
Der Altera® PHYLite für Parallelschnittstellen IP-Kern wird in erster Linie für den Aufbau benutzerdefinierter Speicherschnittstellen verwendet.
Zum Beispiel DDR2, LPDDR2, LPDDR, TCAM, Flash, ONFI und Mobile DDR. Jede Instanz des IP-Kerns kann eine Schnittstelle mit bis zu 18 einzelnen Daten-/Einzeldaten-Capture-Gruppen unterstützen. Jede Gruppe kann bis zu 48 Daten-I/Os und die Logik der Erfassung enthalten. PHYLite unterstützt die maximale Schnittstellen-Taktfrequenz bis zu 1 GHz.
Altera empfiehlt die dynamische Neukonfiguration mit 800 MHz oder höher. PHYLite unterstützt die meisten gängigen I/O-Standards, wie SSTL-15, SSTL-15 Class I/II, 1,5-V HSTL Class I/II, 1,2 V POD, 1,2 V, 1,5 V, 1,8 V.
Weitere Informationen über die PHYLite:
/content/dam/altera-www/global/en_US/pdfs/literature/ug/ug_altera_phylite.pdf
Beispiel für das Projektdesign der PHYLite:
/content/dam/altera-www/global/en_US/pdfs/literature/an/an747.pdf
Altera empfiehlt dringend, Source Synchronous I/O mit Altera PHYLite für IP-Kerne mit parallelen Schnittstellen für Eine Schnittstellenfrequenz von mehr als 200 MHz zu implementieren.