Artikel-ID: 000085221 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum aktiviert der DDR/DDR2 High Performance (HP) Controller CKE-Signale für viele weitere Taktzyklen als erforderlich, wenn der Betriebsmodus nach der Ausgabe eines Befehls zur automatischen Aktualisierung ausgeschaltet wird?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

In Quartus® II und IP Version 8.0 und neuer gibt es ein Problem, das die CKE für tRFC-Zeit aktiviert hält.

Dieses Verhalten wird in der zukünftigen Quartus II und IP-Version korrigiert.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 9 Produkte

Cyclone® III FPGAs
เอฟพีจีเอ Arria® GX
HardCopy™ III ASIC-Geräte
เอฟพีจีเอ Stratix® II GX
Stratix® II FPGAs
เอฟพีจีเอ Stratix® IV GX
Stratix® III FPGAs
เอฟพีจีเอ Arria® II GX
เอฟพีจีเอ Stratix® IV E

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.