Artikel-ID: 000085185 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 08.10.2015

Warum funktionieren meine Transaktionen über die Arria 10 leichtgewichtigen Axi-Schnittstelle in der Hardware nicht korrekt?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Aufgrund eines Problems in den automatisch generierten Timing-Einschränkungen in den Quartus® II Softwareversionen 15.0 Update 2 und früher sind Die Pfade durch die Arria® 10 leichtgewichtigen AXI-Schnittstelle nicht korrekt timingd, was zu Funktionsproblemen in der Hardware führen könnte.
Lösung

Um dieses Problem zu vermeiden, kommentieren Sie die folgenden Timing-Zuweisungen aus der *altera_arria10_interface_generator*.sdc-Datei.

set_false_path [get_pins -compatibility_mode *fpga_interfaces|hps2fpga_light_weight*aw_ready]
set_false_path [get_pins -compatibility_mode *fpga_interfaces|hps2fpga_light_weight*aw_valid]
set_false_path [get_pins -compatibility_mode *fpga_interfaces|hps2fpga_light_weight*w_ready]
set_false_path [get_pins -compatibility_mode *fpga_interfaces|hps2fpga_light_weight*w_valid]
set_false_path [get_pins -compatibility_mode *fpga_interfaces|hps2fpga_light_weight*ar_ready]
set_false_path [get_pins -compatibility_mode *fpga_interfaces|hps2fpga_light_weight*ar_valid]

Dieses Problem soll in einer zukünftigen Version der Quartus II Software behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

Intel® Arria® 10 GT SoC-FPGA
เอฟพีจีเอ Intel® Arria® 10 GX
เอฟพีจีเอ Intel® Arria® 10 GT

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.