Artikel-ID: 000085164 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.11.2012

Was ist die "Mindest-Pulsbreiten-Timing-Spezifikation" des globalen Reset-Signals für den UniPHY-Controller?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Globaler Reset im UniPHY-Controller ist mit PLL-Areset-Port verbunden. Daher ist die PLL-Areset-Port-Mindest-Pulsbreite (tARESET) für Ihr Gerät die Mindest-Zeitmessungsspezifikation für die Pulsbreite.
tARESET für Stratix® IV und Stratix® V Geräte sind zum Beispiel 10-nm-Geräte.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 7 Produkte

เอฟพีจีเอ Stratix® IV E
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GX

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.