Artikel-ID: 000085158 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.09.2016

Kann der PLL-Streifen in Cyclone V-Devoices mit LVDS SERDES Sender/Empfänger-IP oder interner Kernlogik verwendet werden?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Der PLL-Streifen in Cyclone® V-Geräten kann für Transceiver-Anwendungen sowie den allgemeinen Einsatz im Kernlogik-Array verwendet werden. Die vom LVDS SERDES Sender/Empfänger IP (ALTLVDS_TX/RX) verwendeten Hochgeschwindigkeits-Taktnetzwerke sind vom PLL-Strip aus jedoch nicht zugänglich.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.