Wenn Sie einen Master Uniphy-basierten Controller mit einem Slave-Uniphy-basierten Controller verbinden, um PLL und DLL in einem vom SOPC-Builder generierten System zu teilen, wird die folgende Fehlermeldung angezeigt:
Fehler: {instance_name}: Das Modul hat zu viele nicht zugeordnete Taktfrequenzen ({instance_name}.pll_ref_clk, {instance_name}.afi_half_clk_in). Es ist nur ein nicht koppelter Takt zulässig
Die Uniphy PLL-Freigabe wurde noch nie im SOPC Builder unterstützt. Verwenden Sie Qsys, um Ihr System zu generieren.
Bis zur Quartus® II Softwareversion 11.0 können Sie ein System generieren und die pll_* und dll_*-Signale im RTL manuell verbinden (da die GUI diese nicht anzeigt, damit Sie eine Verbindung herstellen können).
Ab Version 11.0SP1 der Quartus II Software funktioniert das manuelle Verbinden der Signale im RTL zur Freigabe von PLL und DLL nicht mehr.
Sie müssen Qsys verwenden, um ein System zu generieren, das PLL und DLL zwischen mehreren Controllern teilt.