Artikel-ID: 000085143 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Funktioniert die manuelle Taktwechsel- und manuelle Überschreibung korrekt, wenn keiner der PLL-Eingangstakte in Cyclone III-Geräten umschalten?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Nein, die manuelle Taktwechsel- und manuelle Überschreibung funktionieren nur dann korrekt, wenn DIE PLL-Eingänge "Cyclone® III" und "ssdk1" umschalten. Das PLL benötigt beide Taktkanten von 00 und 1, um den Eingangs-Takt von der primären auf die sekundäre Uhr zu ändern.

Dies gilt für alle Gerätefamilien, die die manuelle Taktumschaltung unterstützen.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 10 Produkte

Cyclone® III FPGAs
เอฟพีจีเอ Cyclone® II
Stratix® FPGAs
Stratix® GX FPGA
เอฟพีจีเอ Stratix® II GX
Stratix® II FPGAs
เอฟพีจีเอ Stratix® IV GX
Stratix® III FPGAs
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Stratix® IV E

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.