Artikel-ID: 000085136 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 02.12.2014

Warum wird das tx_cal_busy Signal nicht bestätigt, wenn die ATX-PLL-Kalibrierung über die Avalon Memory Mapped-Schnittstelle bei Arria®-V-, GZ- und Stratix®-V-GX/GT-Geräten gestartet wird?

Umgebung

  • Intel® Quartus® Prime Design Software
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Das tx_cal_busy-Signal wird nicht bestätigt, wenn die ATX-PLL-Kalibrierung über die Avalon Memory Mapped-Schnittstelle auf Arria®-V-GZ- und Stratix®-V-GX/GT-Geräten gestartet wird.

    Das tx_cal_busy Signal wird nur bei der ersten Laufzeitkalibrierung oder beim Zurücksetzen des Rekonfigurationscontrollers bestätigt.

    Um festzustellen, ob der ATX-PLL-Kalibrierungsprozess abgeschlossen ist, können Sie das ATX-PLL-Kontroll- und Statusregister lesen. Der Besetztstatus ist Bit 8 des Steuer- und Statusregisters am Adressoffset 7'h32.

    Lösung

    Dieses Problem wurde ab Version 14.1 des V-Series Transceiver PHY IP Core Benutzerhandbuchs behoben.

    Weitere Artikel

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Arria® V GZ
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.