Artikel-ID: 000085126 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 13.08.2012

Wie wird der psuedo-differentiale I/O in Stratix II Geräte-seitigen I/O-Banken implementiert?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Es ist möglich, psuedo-differentiale I/O in Stratix® II geräteseitigen Banken zu erstellen, indem zwei single-ended I/O-Pins implementiert werden.

Altera® empfiehlt, alle psuedo-differentialen Standards durch Einsatz der bestehenden differentialen Pin-Paare (z. B. LVDS &CLK) zu implementieren. Der Grund dafür ist, dass diese Pin-Paare einen engeren Skew-Spielraum haben als die nicht differenzierten normalen I/O-Pins.

Eine Ausgabe würde einfach konstruiert werden, indem Ihr Signal an zwei Ausgaberegister (eines in jedem differentialEN IOE-Pin) eines Registers geleitet wird, das direkt von Ihrem Takt getaktet wird, das andere an der Rückseite Ihres Taktes.

Eine Eingabe ist im Prinzip gleich, Sie müssen das differentiale Pin-Paar verwenden, aber nur die positive Polaritätseingabe wird verwendet. Mit anderen Worten, es muss im Design nur der nicht invertierte Stift angegeben werden, der invertierte Stift ist reserviert, wenn ein differenzierter I/O-Standard zugewiesen wird. Jede Eingabe verwendet nur das positive Signal und wird auf VREF verwiesen (was immer noch erforderlich ist).

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® II FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.