Artikel-ID: 000085097 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 14.12.2015

Warum phase_done das Altera PLL-IP-Signal in der Simulation der dynamischen Phasenverschiebung auf Gate-Ebene nicht behaupten?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II-Softwareversion 15.0.2 und früher, kann phase_done nach einer Phasenverschiebung durch phase_en Impuls in der Gate-Level-Simulation der dynamischen Phasenverschiebung mit Altera PLL-IP nicht behaupten.

    Dieses Problem betrifft nur die Simulation.

    Lösung

    Dieses Problem ist in der Intel® Quartus® Prime Standard Software Version 16.0 behoben

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 15 Produkte

    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Arria® V GZ
    Arria® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Cyclone® V E
    เอฟพีจีเอ Stratix® V E
    Cyclone® V SE SoC-FPGA
    Cyclone® V SX SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.