Artikel-ID: 000085045 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.02.2014

Unterstützt die Stratix V Hard IP für PCI Express den Gen3 Phase 2 und Phase 3 Ausgleich in der Simulation?

Umgebung

  • PCI Express*
  • Simulation
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die automatisch generierte Stratix® V Hard IP für PCI Express® Test bench Root Port Bus Functional Model (BFM) umgeht Gen3 Phase 2 und Phase 3 Equalization.

    Wenn Sie einen Root-Port-BFM eines Drittanbieters verwenden, ändern Sie ihn so, dass der Ausgleich nach Phase 0 und Phase 1 beendet wird.
    abgeschlossen haben.

    Lösung

     

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    เอฟพีจีเอ Stratix® V GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.