Artikel-ID: 000085043 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 12.01.2015

Wie kann ich verhindern, dass PLL-Ausgabezähler in Quartus® II 12.1 und neuer für Intel® Stratix®, Arria® V und Cyclone® V FPGA Geräte eingesetzt werden?

Umgebung

  • Intel® Quartus® II Software
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    In den Quartus® II Versionen 12.1 und neuer können Sie die QSF-Variable UNFORCE_MERGE_PLL_OUTPUT_COUNTER verwenden, um zu verhindern, dass die PLL-Ausgabezähler in Stratix® V, Arria® V oder Cyclone® V-Geräten verwendet werden.

    Lösung

    Nachfolgend finden Sie ein Beispiel für die Zuweisung an einen PLL-Ausgabezähler:

    set_instance_assignment -name UNFORCE_MERGE_PLL_OUTPUT_COUNTER ON zu "mypll:inst|mypll_0002:mypll_inst|altera_pll:altera_pll_i*"

    Weitere Artikel

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 15 Produkte

    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Stratix® V E
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Arria® V GZ
    Arria® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Cyclone® V E
    Cyclone® V SE SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.