Artikel-ID: 000085012 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.10.2011

Das Routing in Stratix V kann aufgrund von Überlastung ausfallen, wenn der Installierer I/Os an derselben Stelle platziert

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    I O
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Das Routing kann aufgrund von Überlastung ausfallen, wenn sich die Umgebung lokal unterscheidet Geroutete Signale werden für Takteingangsregister und Ausgaberegister verwendet von I/Os platziert (durch den"Verteiler" oder "Benutzer-Standortzuweisungen") am gleichen Ort.

Lösung

Werben Sie für eines der fehlerhaften Signale, das globale oder globale Signal zu verwenden Taktnetzwerk.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® V FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.