Beschreibung
Der Thermische Widerstand für Denkkontakt zu Umgebung (. JA) die im Handbuch Stratix II) angegebenen Spezifikationen basieren auf den Geräteeigenschaften, die bei der Simulation mithilfe der JEDEC-Mainboard-Norm simuliert werden, die die Mainboardeigenschaften wie Stack-Up und Kupferdichte definiert. Das . JA Die im Stratix II Early Power Estimator angegebenen Spezifikationen basieren auf den Geräteeigenschaften, wenn sie mit einem Altera angepassten Mainboard simuliert werden, das eine typische Größe hat und für das Gerätepaket stapelt. Das Altera angepasste Mainboardmodell hat diese Eigenschaften: Die Platine ist für alle Fälle 2,5 mm dick.
| Paket | Signalebenen | Leistungs-/GND-Schichten | Abmessungen (mm) |
| F1508 | 12 | 12 | 100 x 100 |
| F1020 | 10 | 10 | 93 x 93 |
| F780 | 9 | 9 | 89 x 89 |
| F672 | 8 | 8 | 87 x 87 |
| F484 | 7 | 7 | 83 x 83 |
Hinweise zur Tabelle:
1. Power Layer Kupfer (Cu) 35 m, Cu 90 %
2. Signalschicht Kupfer (Cu) 17 m, Cu 15 %