Artikel-ID: 000084929 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 21.08.2012

Warnung: Timing-basierte Synthese wird nicht angezeigt, da die Timing-Netliste nicht initialisiert werden konnte

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Selbst wenn die zeitgesteuerte Synthese deaktiviert ist, kann die Quartus® II Software versuchen, die Timing-Netliste zu initialisieren, wenn andere Optionen wie register retiming aktiviert sind. Die Initialisierung der Timing-Netliste kann fehlschlagen, wenn Fehler in Ihren Synopsys Design Constraint (.sdc)-Dateien vorhanden sind oder wenn die Quartus II Software Kennungen in Ihren .sdc-Dateien nicht mit Knoten in der Vorsynthese-Netliste abgleichen kann. Wenn die Initialisierung der Timing-Netliste fehlschlägt, wird von der Quartus II Software die Warnung angezeigt:

Warning: Timing-Driven Synthesis is skipped because it could not initialize the timing netlist

Wenn in Ihren .sdc-Dateien Fehler auftreten, sollten Sie diese korrigieren, um Probleme in späteren Phasen der Kompilierung zu vermeiden. Wenn Ihre .sdc-Dateien Referenzknoten sind, die in der Vorsynthese-Netliste für Ihr Design nicht vorhanden sind, passen Sie entweder Ihre .sdc-Dateien an, um nur auf Knoten zu verweisen, die während des Kompilierungsprozesses vorhanden sind, oder ignorieren Sie diese Warnung.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.