Das mit dem IP-Kern generierte SerialLite III Testbench-Beispieldesign verwendet den Standard-Takting-Modus (SCM) und die Standardparametereinstellungen. Um Simulationen im erweiterten Taktmodus (Advanced Clocking Mode, ACM) auszuführen, müssen die Standardeinstellungen im Testbench manuell geändert werden, um die Benutzereinstellungen im IP-Parameter-Editor-GUI zu erfüllen.
1. Navigieren Sie zum Verzeichnis \'<ip variation name>_example/seriallite_iii/example_testbench\' und öffnen Sie die Datei \'test_env.v\' in einem Texteditor.
2. Ändern Sie die folgenden Optionen test_env Parameter, die mit den Einstellungen des Benutzer-IP-Parameter-Editors übereinstimmen.
- user_clock_frequency (Erforderliche Taktfrequenz des Benutzers)
- pll_ref_freq (Transceiver-Referenztaktfrequenz)
- pll_ref_var (Transceiver-Referenztaktfrequenz)
- data_rate (Transceiver-Datenrate pro Lane)
- meta_frame_length (Meta-Frame-Länge)
- ecc_enable (ECC-Schutz)
Beachten Sie Folgendes test_env Parameter werden im erweiterten Taktmodus nicht verwendet und können ignoriert werden.
- reference_clock_frequency (fPLL Referenz-Taktfrequenz)
- coreclkin_frequency (Taktfrequenz des Kerns)
3. Gehen Sie zu \'./vsim\' Unterverzeichnis und öffnen Sie \'run_vsim.do\" Datei in einem Texteditor.
Eine. Hinzufügen \' definieren ADVANCED_CLOCKING\' zur Befehlsoption vsim.
B. Legen Sie die Anzahl der Lanes in \' fest-G/test_env/Lanes=\'.
- Die Standardanzahl der Lanes ist auf 5 eingestellt.
4. Führen Sie die Simulation gemäß dem im SerialLite III Benutzerhandbuch beschriebenen Verfahren aus.