Artikel-ID: 000084896 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 26.02.2013

Warum kann ich mein zweites Pipeline-Register des Sload-Signals beim Inferenz der mult_accum Funktionalität nicht in den DSP-Block packen?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wenn der Kunde auf das mult_accum-Modul leitet, wird festgestellt, dass das zweite Pipeline-Register des Sload-Signals nicht in den DSP-Block gepackt werden kann.  Dies wirkt sich auf die Timing-Analyseergebnisse aus.

Lösung

Um dieses Problem zu umgehen, verwenden Sie den ALTMULT_ACCUM MegaCore®, um die Registrierungsverpackung vorzuformten.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Arria® V FPGAs und SoC FPGAs
เอฟพีจีเอ Stratix® V GX

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.