Artikel-ID: 000084892 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 03.12.2012

Warum wird das "pfl_flash_access_request"-Signal in der PFL-Megafunktion (Parallel Flash Loader) nicht zurückgesetzt, wenn ich versuche, ein Stratix V ES-Gerät über ein FPP-Konfigurationsschema (Fast Passive Parallel) zu konfigurieren?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Wenn Sie ein Stratix® V ES-Gerät mit der PFL über ein FPP-Konfigurationsschema mit den Quartus® II Softwareversionen 12.0 SP1 oder 12.0 SP2 konfigurieren, sehen Sie, dass das "pfl_flash_access_request"-Signal in der PFL-Megafunktion bestätigt wird, wenn der Zugriff auf das Flash-Gerät beginnt, aber nach Abschluss der FPGA Konfiguration niemals de-assertiert wird.

    Lösung

    Dies ist in der Quartus II Softwareversion 12.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    Stratix® V FPGAs
    MAX® V CPLDs
    เอฟพีจีเอ Stratix® V GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.