Warum wird mein PCIe Development Kit nicht aufzählen und/oder...

Umgebung

FPGA-IP (Intellectual Property, wiederverwertbares Komponentendesign)

PCI Express*

Beschreibung Aufgrund eines Problems mit einigen BIOS und einigen Betriebssystemen, insbesondere CentOS 6, kann die Verbindung die Altera® Hard IP for PCI® Express nicht automatisch aufzählen, wenn der FPGA nach Abschluss der BIOS/OS-Erkennungsphase konfiguriert ist.

Lösung

Drücken Sie die Reset-Taste auf dem Mainboard, damit ein warmer Reset auftritt (bei dem die Stromversorgung eingeschaltet ist, damit das FPGA Bild erhalten bleibt). In den meisten Fällen sollte dies dazu führen, dass das BIOS/BS die angeschlossenen Geräte erneut erkennt und es ermöglicht, die FPGA auf der PCIe-Verbindung zu sehen.

Alternativ stellen Sie sicher, dass das Entwicklungskit vor dem Start der BIOS/BS-Erkennungsphase mit dem Kalt-Reset (innerhalb von 100 ms) konfiguriert ist. Dazu wird das Entwicklungskit entweder extern eingeschaltet und das Mainboard nur dann eingeschaltet, wenn die FPGA konfiguriert ist, oder stellen Sie sicher, dass die FPGA im FPP-Modus konfiguriert ist.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 16 Produkte

เอฟพีจีเอ Stratix® V GX

Cyclone® V ST SoC-FPGA

เอฟพีจีเอ Arria® V GX

Cyclone® V SX SoC-FPGA

เอฟพีจีเอ Stratix® V GS

เอฟพีจีเอ Cyclone® V GT

เอฟพีจีเอ Stratix® V GT

เอฟพีจีเอ Arria® V GZ

เอฟพีจีเอ Cyclone® V GX

Cyclone® V SE SoC-FPGA

เอฟพีจีเอ Stratix® V E

เอฟพีจีเอ Intel® Arria® 10 GX

Intel® Arria® 10 GT SoC-FPGA

เอฟพีจีเอ Intel® Arria® 10 GT

Arria® V ST SoC-FPGA

Arria® V SX SoC-FPGA

Wählen Sie Ihre Sprache aus

Suche auf Intel.com nutzen

Direktlinks

Kürzlich durchgeführte Suchen

Erweiterte Suche

Nur darin suchen

Warum wird mein PCIe Development Kit nicht aufzählen und/oder auf dem Link angezeigt, nachdem eine SOF-Programmierdatei geladen wurde?

Umgebung

Benötigen Sie weitere Hilfe?

Disclaimer/Rechtliche Hinweise