Warum erhalte ich einen Fehler "Failed to find INSTANCE '/instance_name'" (INSTANZ/instance_name finden), wenn eine Timing-Simulation im ModelSim-Simulator ausgeführt wird?

Dieser Fehler tritt nur auf, wenn Sie die VHDL-Ausgabedatei (.vho) oder Verilog Output File (.vo) geändert haben, indem Sie den Verweis auf die Standard Delay Format Output File (.sdo) entfernen.

ModelSim markiert diesen Fehler, wenn die SDO auf die falsche Instanz angewendet wird. Standardmäßig wird die SDO-Datei im Quartus referenziert^TM- oder MAX PLUS^®II-generierte VO- oder VHO-Dateien.

wenn Sie einen Teststand verwenden, um eine VHO- oder VO-Datei zu simulieren, die vom Quartus generiert wird, oder MAX PLUS II Software muss die SDO-Datei auf die Entität im VHO oder auf die VO-Datei und nicht die Oberste Prüfbank-Entität.

Um die SDO-Datei auf die richtige Instanz anzuwenden, führen Sie die folgenden Schritte durch:

1. Öffnen Sie das Dialogfeld "Load Design" (Design laden ) in ModelSim.
2. Klicken Sie auf das Register SDF und klicken Sie dann auf die Schaltfläche Add (Hinzufügen ).
3. Suchen Sie nach der SDO-Datei und wählen Sie sie aus.
4. Geben Sie im Feld Apply to Region (Auf Region anwenden ) den Pfad der Instanz ein, auf die die SDO-Datei angewendet werden soll.
5. Klicken Sie auf OK.