Artikel-ID: 000084858 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 31.12.2014

Einige 100G Interlaken IP Core Parametereinstellungen führen zu Arria 10 Timing-Problemen

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Wenn Ihre 100G Interlaken IP-Core-Instanz auf einen Arria 10 Gerät, und Sie aktivieren einen dieser beiden Parameter in der 100G Interlaken Parametereditor, Ihr IP-Kern kann möglicherweise nicht erreicht werden zeitlicher Abschluss in Kompilierung.

    • Erweiterte Fehlerberichterstattung und -handhabung einbeziehen
    • Unterstützung von M20K ECC aktivieren
    Lösung

    Dieses Problem hat keine Problemumgehung. Zur Vermeidung von Zeitablaufproblemen in der 14.0 Arria 10 Edition Version dieses IP-Kerns sollten Sie deaktivieren diese beiden Parameter.

    Dieses Problem wurde in Version 14.1 der 100G-Interlaken behoben IP-Kern.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.