Artikel-ID: 000084847 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.05.2013

Warum schlagen Lesevorgänge von meiner Altera® PLL Reconfig Megafunktion fehl?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Wenn Lesevorgänge vom Avalon®-MM-Slave-Port der Megafunktion Altera® PLL Reconfig durchgeführt werden, wird der mgmt_waitrequest nicht korrekt wie in der Avalon Schnittstellenspezifikation (PDF) angegeben bestätigt, was dazu führt, dass der Avalon-MM-Master die falschen Daten liest.

    Lösung

    Ein Patch für Quartus® II 12.0sp2, 2.dp9d kann über den unten stehenden Link heruntergeladen werden.

    Dieser Patch muss nach der Installation des dp9-Patches installiert werden, der in der zugehörigen Lösung "How do I Address known software issues for Stratix® V, Arria® V, and Cyclone® V devices in the Quartus® II software version 12.0sp2?" verfügbar ist.

    Dieses Problem wurde in einer 12.1sp1-Version der Quartus®II-Software behoben, und das Gerät wird auf 12.0sp2 gepatcht.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 15 Produkte

    Arria® V SX SoC-FPGA
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Arria® V GZ
    Cyclone® V ST SoC-FPGA
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Cyclone® V E
    เอฟพีจีเอ Stratix® V E
    Cyclone® V SE SoC-FPGA
    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Stratix® V GT

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.