Artikel-ID: 000084841 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 21.11.2011

Falsche Simulationsmodelle, die für Deinterlacer und Frame-Puffer erstellt wurden

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Die Quartus II Software kann falsche funktionelle Simulationen erstellen Modelle für die Funktionen Deinterlacer und Frame Buffer MegaCore.

    Dieses Problem betrifft Konfigurationen, die einen anderen Takt verwenden Domain für die Master-Schnittstellen Avalon Memory-Mapped (Avalon-MM).

    Die IP-funktionellen Simulationsmodelle, die mit dem MegaWiind generiert wurden Das Plug-in kann in einem falschen Zustand zurückgesetzt werden. Dieses Problem kann sich auch auf mit SOPC Builder generierte Simulationsmodelle.

    Lösung

    Lassen Sie nach Möglichkeit die Reset-Signale für die Avalon-MM-Schnittstelle los Ports vor dem Reset-Signal für die MegaCore-Funktion. Alternativ wiederholen Sie die Generation, bis der Assistent eine gültige generiert. vo oder . vho-Datei .

    Dieses Problem wird in einer zukünftigen Version des Videos behoben und Bildverarbeitungs-Suite.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.