Artikel-ID: 000084818 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum muss ich die DM-Pins-Generation im DDR3 SDRAM High Performance Controller oder Altmemphy IP Megawi schalte, wenn ich den DDR3 SDRAM Controller im x4-Modus in Stratix III oder Stratix IV Geräte implementieren muss?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Sie müssen die DM-Pins-Generation im DDR3 SDRAM High Performance Controller oder Altmemphy IP Megawiqad deaktivieren, wenn sie den DDR3 SDRAM Controller im x4-Modus in Stratix® III oder Stratix IV Geräte implementieren, da in einer x4 DQS-Gruppe nicht genügend Pins vorhanden sind, um die DM-Pins aufzunehmen.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

Stratix® III FPGAs
เอฟพีจีเอ Stratix® IV E
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Stratix® IV GX

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.