Artikel-ID: 000084799 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Wird die differentiale Hochgeschwindigkeits-Transceiver-Logik (HSTL) auf center- und corner phase locked loops (PLL) in meinem StratixTM-Gerät unterstützt?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Ja, differenzierte HSTL wird in den Mittleren und Eck-PLLs Stratix Geräten unterstützt. Die Quartus® II Versionen 3.0 SP2 und darunter unterstützen diesen I/O-Standard nicht auf den PLL-Takt-Eingabestiften der Mitte und Ecke. Die nächste Version von Quartus II wird diese Funktion unterstützen.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® FPGAs

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.