Beschreibung
Aufgrund eines Problems in der Quartus® II Software kann die ModelSim Simulationssoftware diesen Fehler generieren, wenn der Vom State Machine Editor erstellte SystemVerilog-Code kompiliert wird. Der vom State Machine Editor erstellte Code entspricht nicht den SystemVerilog-Spezifikationen. Beachten Sie jedoch, dass die Quartus II Synthese keinen Fehler für diesen Code generiert.
Lösung
Um das Problem zu umgehen, bearbeiten Sie den SystemVerilog-Code, der vom State Machine Editor erstellt wurde. Ändern Sie die Deklaration des Signals in einen Variablentyp wie reg.
Dieses Problem wird voraussichtlich in einer zukünftigen Version der Quartus II Software behoben werden.