Ein Fehler in der IP-Version 7.2SP3 und früher hat dazu geführt, dass die Differential DQS-Modus-Register während der DDR2-Speicherinitialisierung nicht korrekt eingestellt wurden.
Daher nutzte der DDR2 Speicher nur die single-ended DQS-Modus-Signalübertragung, wobei die Stratix® Das III-Gerät wurde für den Differentialmodus konfiguriert.
Dies beeinträchtigt sowohl das Lese- als auch das Schreib-Timing.
DDR SDRAM ist NICHT betroffen, da nur Single Ended unterstützt wird.
DDR3 SDRAM ist NICHT betroffen, da nur der Differentialmodus unterstützt wird.
Stratix ii Reihe und frühere Geräte sind nicht betroffen, da der differenzierte DQS-Modus nicht unterstützt wurde.
Dieser Fehler wurde in Version 8.0 von Quartus behoben® II Software und die IP.
Benutzer müssen ihre Stratix III DDR2 IP aktualisieren und erneut erstellen, falls ein differentialer DQS-Modus erforderlich ist.