Dedizierte HSTL-Differentialuhren:
Eingänge: Differential HSTL-Takteingänge verwenden einen dedizierten differentialen Puffer (keine VREF-Zuordnung). Als solche unterliegen differenzierte HSTL-Eingänge nicht den Pad-Platzierungsregeln, die einzelne endende Signale beeinflussen. Weitere HSTL-Differential-Takteingänge sind Nicht den Pad-Platzierungsregeln unterliegen, die auf andere differentiale Signale wie LVDS angewendet würden.
Outputs: Differential HSTL Clock Outputs werden mit zwei Single-Ended-Outputs implementiert und müssen sich an die Single-Ended-Pad-Platzierungsregeln halten und nicht an die differentialen Einschränkungen.
Separate SSTL-dedizierte Taktfrequenzen:
Eingaben: Nicht unterstützt.
Ausgänge: Differential SSTL dedizierte Taktausgänge sind identisch mit differentialen HSTL-Takt-Ausgängen implementiert. Weitere Informationen finden Sie oben.
Differenzierte SSTL/HSTL ohne dedizierte I/Os:
Differenzierte HSTL- oder SSTL-Unterstützung auf regulären IOs (manchmal auch als "HSTL-Differential" bezeichnet) wird durch Die Verwendung von zwei einzeln beendeten HSTL- oder SSTL-Ein- oder Ausgängen implementiert. Da es sich dabei tatsächlich um mehrere Single-Ended-Signale handelt, die Differentiale emulieren, sind diese Signale an die Single-Ended-Pad-Platzierungsbeschränkungen gebunden und halten sich nicht an die differentialen Einschränkungen.