Artikel-ID: 000084780 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Spiegelt mein FPGA IBIS-Modell die Arbeitszyklusverzerrung meines FPGA-Ausgabesignals genau wider?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Das IO-Puffermodell spiegelt genau die Arbeitszyklusverzerrungen wider, die durch den Puffer selbst verursacht werden.  Das Puffermodell stellt jedoch keinen DCD des Signals dar, das in den Ausgabepuffer einspeist.  Da der Ausgangspuffer möglicherweise über ein Signal verfügt, das von beliebigen Quellen gespeist wird, hat das Simulationsmodell kein Konzept der Größe des DCD, in dem es einspeist.

Erkundigen Sie sich bei Ihrem Anbieter von Simulationstools nach Einzelheiten, ob das Tool dies modellen kann.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® II FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.