Artikel-ID: 000084779 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 13.05.2014

Was sind die empfohlenen Spezifikationen für den Auf- und Untergang Altera® Geräte?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Alle neueren Altera Gerätefamilien haben in den Datenblättern keine Zeitangaben für Auf- oder Abstürze. Weitere Informationen finden Sie im Whitepaper Input Signal Edge Rate Guidance (PDF).

Wenn Sie die Transistoren im Linearbereich halten, verursacht dies eine höhere als die normale Stromaufnahme, verursacht aber keine Schäden am Gerät.

Wenn der Eingangs-Taktrand langsam ist, kann es zu viel Schaltgeräusche auf dem Mainboard und auf dem Gerät aufnehmen, sodass potenzielle Signalintegritätsprobleme auftreten können, wie z. B. eine Fehlauslösung aufgrund übermäßiger Rauschgeräusche am langsamen Rand der Taktfrequenz.

Wenn der Taktrand schnell ist, ist die von der Taktfrequenz aufgenommene Geräusch energie nicht stark genug, um ein Logikproblem wie Fehlauslöser zu verursachen. Die maximale Rise-/Fall-Zeit für Takte ist abhängig von der Anwendung.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.