Artikel-ID: 000084739 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 30.04.2014

Warnung (12283): Zuweisung INPUT_TERMINATION auf Transceiver-Transceiver clk buf/pin wird nicht unterstützt

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Bei Arria® V-, Cyclone® V- und Stratix® V-Geräten kann die INPUT_TERMINATION Zuweisung nicht auf Transceiver-Pins verwendet werden.
Lösung

Ändern Sie die INPUT_TERMINATION der Pin- in \'Transceiver Dedicated Transceiver Pin Termination\' und wählen Sie die entsprechenden QSF-Zuweisungen (Quartus® Settings File).
Weitere Informationen zur Verwendung dieser Zuweisungen finden Sie im Benutzerhandbuch für Altera Transceiver PHY IP Core.

Als Beispiel wird die .qsf-Datei wie unten angezeigt, wenn die Option DC_COUPLING_INTERNAL_100_OHM verwendet wird:

set_instance_assignment -name XCVR_REFCLK_PIN_TERMINATION DC_COUPLING_EXTERNAL_100_OHMS -to

Weitere Artikel

Zugehörige Produkte

Dieser Artikel bezieht sich auf 12 Produkte

Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.